Document made available under the Patent Cooperation Treaty (PCT)

International application number: PCT/JP05/004055

International filing date: 09 March 2005 (09.03.2005)

Document type: Certified copy of priority document

Document details: Country/Office: JP

Number: 2005-063821

Filing date: 08 March 2005 (08.03.2005)

Date of receipt at the International Bureau: 12 May 2005 (12.05.2005)

Remark: Priority document submitted or transmitted to the International Bureau in

compliance with Rule 17.1(a) or (b)



日本国特許庁 JAPAN PATENT OFFICE

別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office.

出願年月日 Date of Application: 2005年 3月 8日

出 願 番 号 Application Number: 特願2005-063821

パリ条約による外国への出願 に用いる優先権の主張の基礎 となる出願の国コードと出願 ※号

JP2005-063821

The country code and number of your priority application, to be used for filing abroad under the Paris Convention, is

出願人

ローム株式会社

Applicant(s):

特許庁長官 Commissioner, Japan Patent Office 2005年 4月21日








ローム株式会社内

ローム株式会社内

ローム株式会社内



図面 1

要約書 1


0113515

【物件名】

【物件名】

【物件名】

【包括委任状番号】



【請求項1】

スイッチングレギュレータの出力電圧に基づく電圧と基準電圧とを比較する比較器と、 前記比較器の出力によってセットされるフリップフロップと、

前記フリップフロップの出力パルスが立ち上がってから所定のオン期間が経過すると前 記フリップフロップをリセットするパルス制御回路と、

を備え、

前記フリップフロップの出力パルスをスイッチ素子の制御信号として出力することを特 徴とするスイッチングレギュレータ用制御信号生成回路。

【請求項2】

前記パルス制御回路が、前記フリップフロップの出力パルスが立ち上がってからの経過 時間及び前記スイッチングレギュレータの入力電圧に応じた電圧と第2の基準電圧とを比 較するオン期間設定用比較器を有し、前記オン期間設定用比較器の出力によって前記フリ ップフロップをリセットすることによってオン期間を設定する請求項1に記載のスイッチ ングレギュレータ用制御信号生成回路。

【請求項3】

最大オン期間を設定し、前記フリップフロップの出力パルスが立ち上がってから前記最 大オン期間が経過すると前記フリップフロップをリセットする最大オン期間制御回路を備 え、

前記フリップフロップの出力パルスのオン期間を前記最大オン期間以下に制限する請求 項1または請求項2に記載のスイッチングレギュレータ用制御信号生成回路。

【請求項4】

前記フリップフロップの出力パルスが立ち上がってから所定のオン期間が経過した時点 において前記スイッチングレギュレータの出力電圧に基づく電圧が前記基準電圧より小さ い場合に前記パルス制御回路の出力によって前記フリップフロップがリセットされるのを 防止するリセット防止手段を備える請求項3に記載のスイッチングレギュレータ用制御信 号生成回路。

【請求項5】

前記フリップフロップの出力パルスが立ち上がってから前記最大オン期間が経過した時 点から所定の期間が経過するまで前記比較器の出力によって前記フリップフロップがセッ トされるのを防止するセット防止手段を備える請求項4に記載のスイッチングレギュレー 夕用制御信号生成回路。

【請求項6】

DC-DCコンバータと、該DC-DCコンバータの出力電圧に応じた制御信号を生成 する制御信号生成回路と、前記制御信号に基づいて前記DC-DCコンバータ内のスイッ チング素子を駆動するドライバ回路と、を備えたスイッチングレギュレータにおいて、

前記制御信号生成回路が、請求項1~5のいずれかに記載のスイッチングレギュレータ 用制御信号生成回路であることを特徴とするスイッチングレギュレータ。

【請求項7】


前記比較器と前記DC-DCコンバータが具備する出力コンデンサとの間に抵抗を設け る請求項6に記載のスイッチングレギュレータ。

【請求項8】

前記基準電圧が前記フリップフロップの出力パルスに応じて変動する電圧であって、前 記基準電圧と前記スイッチングレギュレータの出力電圧とが略逆位相である請求項6に記 載のスイッチングレギュレータ。

【請求項9】

前記ドライバ回路が前記制御信号の反転信号に基づく信号を出力する出力端を有し、 定電圧源と、前記ドライバ回路が有する前記制御信号の反転信号に基づく信号を出力す る出力端に一端が接続され前記定電圧源の出力端に他端が接続される抵抗とを備え、 前記定電圧源と前記抵抗との接続点電圧が前記基準電圧である請求項8に記載のスイッ



【請求項10】

定電圧源と、前記フリップフロップの反転出力端子に一端が接続され前記定電圧源の出 力端に他端が接続される抵抗とを備え、

前記定電圧源と前記抵抗との接続点電圧が前記基準電圧である請求項8に記載のスイッ チングレギュレータ。

【請求項11】

定電圧源と、前記制御信号に基づく信号に応じて電流を可変する可変電流源と、前記定 電圧源に一端が接続され前記可変電流源に他端が接続される抵抗とを備え、

前記抵抗と前記可変電流源との接続点電圧が前記基準電圧である請求項8に記載のスイ ッチングレギュレータ。



【書類名】明細書

【発明の名称】スイッチングレギュレータ

【技術分野】

[0001]

本発明は、スイッチングレギュレータに関する。

【背景技術】

[0002]

従来のスイッチングレギュレータは、エラーアンプが基準電圧とスイッチングレギュレ ータの出力電圧に基づく電圧との誤差を増幅し、PWMコンパレータが前記エラーアンプ の出力電圧と三角波とを比較してPWM信号を作成し、そのPWM信号に基づいてDC-DCコンバータ内のスイッチング素子をオン/オフ制御する構成が一般的であった(例え ば、特許文献1参照)。しかしながら、このような構成のスイッチングレギュレータでは 、帰還部分に設けられているエラーアンプが増幅動作をするため、高速動作を行うことが できなかった。

[0003]

高速動作が可能なスイッチングレギュレータとして、カレントモード制御スイッチング レギュレータが挙げられる。カレントモード制御スイッチングレギュレータとは、基準電 圧とスイッチングレギュレータの出力電圧に基づく電圧との差に応じてオフセットされる 可変電圧と、スイッチングレギュレータの出力電流に応じた電圧とを比較し、その比較結 果に応じたデューティのパルス信号を生成し、そのパルス信号に基づいてDC-DCコン バータ内のスイッチング素子をオン/オフ制御するスイッチングレギュレータである(例 えば、特許文献2参照)。

【特許文献1】特開2003-219638号公報(第1図)

【特許文献2】特開2003-319643号公報(第1図)

【発明の開示】

【発明が解決しようとする課題】

[0004]

しかしながら、カレントモード制御スイッチングレギュレータでは、基準電圧とスイッ チングレギュレータの出力電圧に基づく電圧との差に応じてオフセットされる可変電圧を 生成するための帰還がかかるために、ある一定以上の高速動作が困難である。例えば、特 許文献2で開示されているカレントモード制御スイッチングレギュレータでは、トランス コンダクタンスアンプ(gmアンプ)が基準電圧とスイッチングレギュレータの出力電圧 との差に応じて可変電圧のオフセットを行っており、前記gmアンプがスイッチングレギ ュレータの出力電圧に応じた増幅動作を行うため、ある一定以上の高速動作を行うことが 困難であった。

[0005]

本発明は、上記の問題点に鑑み、スイッチングレギュレータの高速動作を可能とするス イッチングレギュレータ用制御信号生成回路及び高速動作が可能なスイッチングレギュレ ータを提供することを目的とする。


【課題を解決するための手段】

[0006]

上記目的を達成するために本発明に係るスイッチングレギュレータ用制御信号生成回路 は、スイッチングレギュレータの出力電圧に基づく電圧と基準電圧とを比較する比較器と 、前記比較器の出力によってセットされるフリップフロップと、前記フリップフロップの 出力パルスが立ち上がってから所定のオン期間が経過すると前記フリップフロップをリセ ットするパルス制御回路と、を備え、前記フリップフロップの出力パルスをスイッチ素子 の制御信号として出力する。

[0007]

このような構成のスイッチングレギュレータ用制御信号生成回路を搭載したスイッチン グレギュレータでは、帰還部分がスイッチングレギュレータの出力電圧に基づく電圧と基



[0008]

また、上記構成のスイッチングレギュレータ用制御信号生成回路において、前記パルス 制御回路が、前記フリップフロップの出力パルスが立ち上がってからの経過時間及び前記 スイッチングレギュレータの入力電圧に応じた電圧(参照電圧)と第2の基準電圧とを比 較するオン期間設定用比較器を有し、前記オン期間設定用比較器の出力によって前記フリ ップフロップをリセットすることによってオン期間を設定するようにしてもよい。

[0009]

これにより、パルス制御回路において、参照電圧と第2の基準電圧との比較動作が行わ れる。したがって、当該スイッチングレギュレータ用制御信号生成回路を搭載したスイッ チングレギュレータでは、帰還部分がスイッチングレギュレータの出力電圧に基づく電圧 と基準電圧との比較動作及び参照電圧と第2の基準電圧との比較動作を主に行うので、高 速動作が可能となる。

[0010]

また、上記いずれかの構成のスイッチングレギュレータ用制御信号生成回路において、 最大オン期間を設定し、前記フリップフロップの出力パルスが立ち上がってから前記最大 オン期間が経過すると前記フリップフロップをリセットする最大オン期間制御回路を更に 備え、前記フリップフロップの出力パルスのオン期間を前記最大オン期間以下に制限する。 ようにしてもよい。

[0011]

このような構成によると、フリップフロップの出力パルスのオン期間を最大オン期間以 下に制限するので、スイッチングレギュレータ用制御信号生成回路から出力される制御信 号の〇Nデューティが、当該スイッチングレギュレータ用制御信号生成回路を搭載したス イッチングレギュレータの動作が不安定になるレベルに達することはない。これにより、 スイッチングレギュレータ用制御信号生成回路から出力される制御信号のONデューティ が100%付近での当該スイッチングレギュレータ用制御信号生成回路を搭載したスイッ チングレギュレータの動作を安定化することができる。

$[0\ 0\ 1\ 2]$

また、最大オン期間制御回路を備えた上記構成のスイッチングレギュレータ用制御信号 生成回路において、前記フリップフロップの出力パルスが立ち上がってから所定のオン期 間が経過した時点において前記スイッチングレギュレータの出力電圧に基づく電圧が前記 基準電圧より小さい場合に前記パルス制御回路の出力によって前記フリップフロップがリ セットされるのを防止するリセット防止手段を更に備えるようにしてもよい。

[0013]

このような構成によると、スイッチングレギュレータの出力電圧がドロップしたときに パルス制御回路の出力によってフリップフロップがリセットされるのを防止するので、ス イッチングレギュレータの出力電圧が所定値に復帰するまでにかかる時間を短くすること ができる。

[0014]

また、リセット防止手段を備えた上記構成のスイッチングレギュレータ用制御信号生成 回路において、前記フリップフロップの出力パルスが立ち上がってから前記最大オン期間 が経過した時点から所定の期間が経過するまで前記比較器の出力によって前記フリップフ ロップがセットされるのを防止するセット防止手段を更に備えるようにしてもよい。

[0015]

このような構成によると、スイッチングレギュレータの出力電圧がドロップしている場 合でも、フリップフロップの出力パルスが立ち上がってから最大オン期間が経過した時点 から所定の期間が経過するまで比較器の出力によってフリップフロップがセットされない ので、スイッチングレギュレータ用制御信号生成回路から出力される制御信号のONデュ ーティが、当該スイッチングレギュレータ用制御信号生成回路を搭載したスイッチングレ ギュレータの動作が不安定になるレベルに達することはない。これにより、スイッチング

ページ:

レギュレータ用制御信号生成回路から出力される制御信号の〇Nデューティが100%付 近での当該スイッチングレギュレータ用制御信号生成回路を搭載したスイッチングレギュ レータの動作を安定化することができる。

[0016]

上記目的を達成するために本発明に係るスイッチングレギュレータは、該DC-DCコ ンバータと、前記DC-DCコンバータの出力電圧に応じた制御信号を生成する制御信号 生成回路と、前記制御信号に基づいて前記DC-DCコンバータ内のスイッチング素子を 駆動するドライバ回路と、を備え、前記制御信号生成回路を上記いずれかの構成のスイッ チングレギュレータ用制御信号生成回路としている。このような構成によると、高速動作 が可能になる。そして、高速動作により、例えば大電流化に対応することができる。

[0017]

また、上記構成のスイッチングレギュレータにおいて、前記比較器と前記DC-DCコ ンバータが具備する出力コンデンサとの間に抵抗を設けてもよく、前記基準電圧を前記フ リップフロップの出力パルスに応じて変動する電圧とし、前記基準電圧と前記スイッチン グレギュレータの出力電圧とが略逆位相になるようにしてもよい。

[0018]

前者の構成によると、出力コンデンサに等価直列抵抗の小さいコンデンサ(例えばセラ ミックコンデンサ等)を用いた場合でもスイッチングレギュレータの出力電圧のリップル 電圧を大きくすることができる。これにより、出力コンデンサに等価直列抵抗の小さいコ ンデンサ(例えばセラミックコンデンサ等)を用いた場合でも比較器における切り替わり 遅れ時間の増加を抑えることができ、スイッチングレギュレータの動作を安定化すること ができる。また、後者の構成によると、出力コンデンサに等価直列抵抗の小さいコンデン サ(例えばセラミックコンデンサ等)を用いた場合でも、スイッチングレギュレータの出 力電圧の安定性を悪化させずにスイッチングレギュレータの動作を安定化することができ る。

【発明の効果】

[0019]

本発明によると、スイッチングレギュレータの高速動作を可能とするスイッチングレギ ュレータ用制御信号生成回路及び高速動作が可能なスイッチングレギュレータを実現する ことができる。

【発明を実施するための最良の形態】

[0020]

本発明の一実施形態について図面を参照して以下に説明する。先ず、本発明の第一実施 形態について説明する。本発明の第一実施形態に係るスイッチングレギュレータの構成を 図1に示す。


[0021]

図1に示すスイッチングレギュレータは、制御信号生成回路1と、ドライバ論理回路2 と、Nチャネル型MOSトランジスタ(以下、NMOSあるいはNMOSトランジスタと いう)3及び4と、ツェナーダイオード5と、コンデンサ6と、コイル7と、出力コンデ ンサ8とによって構成されている。なお、入力電圧V_{IN}は制御信号生成回路1内の回路の 駆動電圧VDDより大きいものとする。本実施形態では、入力電圧VINを+25Vとし、駆 動電圧VDDを+5Vにする。また、本実施形態では、NMOS3及び4と、コイル7と、 出力コンデンサとによって構成されるDC-DCコンバータが、入力電圧VINを出力電圧 V_0 に変換する。したがって、出力電圧 V_0 は、図1に示すスイッチングレギュレータの出 力電圧でもあり、前記DC-DCコンバータの出力電圧でもある。

[0022]

制御信号生成回路1は出力信号Voを入力しパルス信号(制御信号)を生成してドライ バ論理回路2へ送出する。ドライバ論理回路2は、制御信号生成回路1から出力されるパ ルス信号に基づいてNMOS3及び4をオン/オフ制御する。

[0023]



[0024]

ドライバ論理回路 2 は、コンデンサ 6 とショットキーダイオード 5 との接続点から供給される + 3 0 V を用いて、制御信号生成回路 1 から出力されるパルス信号を高電位側にレベルシフトし、そのレベルシフトした信号に基づく第 1 のドライブ信号をNMOS 3 のゲートに供給するとともに、制御信号生成回路 1 から出力されるパルス信号を反転し、その反転した信号に基づく第 2 のドライブ信号をNMOS 4 のゲートに供給する。

[0025]

また、NMOS3とNMOS4との接続点の電圧は、コイル7と出力コンデンサ8により平滑されて出力電圧 V_0 となる。

[0026]

続いて、本発明の特徴部分である制御信号生成回路1について詳細に説明する。制御信号生成回路1は、比較器10と、基準電圧源11と、フリップフロップ12と、パルス制御回路13とによって構成される。

[0027]

比較器10は、出力電圧 V_0 と基準電圧源11から出力される基準電圧 V_{REF} とを比較し、その比較出力をセット信号としてフリップフロップ12のセット端子に供給する。また、パルス制御回路13は、入力電圧 V_{IN} 、基準電圧 V_{REF2} 、及びフリップフロップ12の反転出力を入力し、下記に示す(1)式を満たすように入力電圧 V_{IN} と基準電圧 V_{REF2} の比(V_{REF2}/V_{IN})に応じて制御信号生成回路1から出力されるパルス信号のオン期間 T_{ON} が経過するとフリップフロップ12をリセットさせる周波数 f の信号をリセット信号としてフリップフロップ12のリセット端子に供給する。そして、フリップフロップ12のパルス出力がドライバ論理回路2に供給される。尚、基準電圧 V_{REF2} はバンドギャップ回路等により設定しても良いし、出力電圧 V_{O} を用いても良い。

【数1】


$$T_{ON} = \frac{V_{REF2}}{V_{IN}} \times \frac{1}{f} \cdots (1)$$

[0028]

制御信号生成回路1の一構成例を図2に示す。なお、図2において図1と同一の部分には同一の符号を付し詳細な説明を省略する。図2に示す制御信号生成回路1が具備するパルス制御回路13は、入力電圧 V_{IN} を分圧する抵抗R1及びR2と、NPN形トランジスタQ3と、トランジスタQ3のエミッタ電流が流れる抵抗R3と、入力電圧 V_{IN} の分圧と抵抗R3の両端電圧との差を増幅してトランジスタQ3のベースに供給する高速アンプAMP1と、コンデンサC1と、PNP形トランジスタQ1及びQ2から成りトランジスタQ3のエミッタ電流と同一値または所定倍の充電電流をコンデンサC1に供給するカレントミラー回路と、フリップフロップ12の反転出力に応じてコンデンサC1の充放電を切り替えるNMOSトランジスタQ4と、基準電圧 V_{REF2} を分圧する抵抗R4及びR5と、基準電圧 V_{REF2} の分圧とコンデンサC1の両端電圧とを比較して比較出力をフリップフロップ12のリセット端子に供給する比較器COM1とによって構成されている。

[0029]

続いて、図1に示すスイッチングレギュレータ及び図2に示す制御信号生成回路の各部 電圧又は電流のタイムチャートを図3に示し、図3を参照して図1に示すスイッチングレ



[0030]

フリップフロップ12の出力端子からドライバ論理回路2に供給されるパルス信号VQ がLowレベルであるときは、NMOS3がオフでありNMOS4が相補的にオンである ため、コイル 7 を流れる電流 I_L 及び出力電圧 V_0 は徐々に減少する。また、このときフリ ップフロップ12の反転出力はHighレベルであるので、NMOSトランジスタQ4は オンでありコンデンサC1の両端電圧Vc1は零である。したがって、比較器COM1から フリップフロップ12のリセット端子に供給されるリセット信号VRはLowレベルであ る。

[0031]

そして、出力電圧 Voが基準電圧 VREFより小さくなると、比較器 10からフリップフロ ップ12のセット端子に供給されるセット信号VsがLowレベルからHighレベルに 切り替わる。これにより、パルス信号 VQがLowレベルからHighレベルに切り替わ り、NMOS3がオンになりNMOS4が相補的にオフになるため、出力電圧 V_0 が基準 電圧VREFより大きくなる。したがって、セット信号VsはすぐにLowレベルに戻る。ま た、このときフリップフロップ12の反転出力はHighレベルからLowレベルに切り 替わるので、NMOSトランジスタQ4はオフになりコンデンサC1に充電電流が供給さ れ始める。

[0032]

その後、フリップフロップ12の出力であるパルス信号VQがHighレベルである間 、コイル7を流れる電流 I_L 、出力電圧 V_0 、及びコンデンサC1の両端電圧 V_{C1} は徐々に 増加する。

· [0033]

そして、コンデンサC1の両端電圧Vc1が閾値VTH(抵抗R4と抵抗R5の接続点の電 圧と同一値)に達すると、リセット信号VRがLowレベルからHighレベルに切り替 わる。これにより、パルス信号VQがHighレベルからLowレベルに切り替わる。パ ルス信号VQがLowレベルになると、フリップフロップ12の反転出力がHighレベ ルになってNMOSトランジスタQ4がオンになりコンデンサC1の両端電圧Vc1が零に なるので、リセット信号VRはすぐにLowレベルに戻る。

[0034]

図1に示すスイッチングレギュレータ及び図2に示す制御信号生成回路は、以上のよう な動作を行うので、パルス信号 V_Q のオン期間 T_{0N} は、コンデンサC1の充電時間と一致 する。したがって、パルス信号 V_Q のオン期間 T_{0N} は、下記に示す(2)式で表すことが できる。ただし、 C_1 はコンデンサ C_1 の静電容量を示し、iはコンデンサ C_1 の充電電 流値を示し、 $R_1 \sim R_5$ は抵抗 $R_1 \sim R_5$ それぞれの抵抗値を示している。

【数 2 】


$$T_{ON} = \frac{C_{1} \times V_{TH}}{i}$$

$$= \frac{C_{1} \times \frac{R_{5}}{R_{4} + R_{5}} \times V_{REF2}}{\frac{R_{2}}{R_{1} + R_{2}} \times V_{1N} \times \frac{1}{R_{3}}}$$

$$= \frac{V_{REF2}}{V_{1N}} \times C_{1} \times R_{3} \quad \cdots \quad (2)$$

[0035]

ここで、降圧形DC-DCコンバータを有するスイッチングレギュレータでは、DC-DCコンバータ内のスイッチング素子のオン/オフ制御に用いられるパルス信号のオン期 間Ton(DC-DCコンバータ内のコイルにエネルギーが蓄えられる期間)は、上述した



[0036]

図1に示すスイッチングレギュレータでは、帰還部分が出力電圧Voと基準電圧VREFと の比較動作及び充電電圧 Vc1と基準電圧 VREF2との比較動作を主に行うため、高速動作が 可能となる。

[0037]

次に、本発明の第二実施形態について説明する。本発明の第二実施形態に係るスイッチ ングレギュレータの構成を図4に示す。なお、図4において図1と同一の部分には同一の 符号を付し詳細な説明を省略する。

[0038]

図4に示すスイッチングレギュレータは、図1に示すスイッチングレギュレータの制御 信号生成回路1を制御信号生成回路1'に置換した構成である。そして、制御信号生成回 路1,は、制御信号生成回路1に最大オン期間制御回路14及び〇Rゲート15を追加し た構成である。パルス制御回路13の出力と最大オン期間制御回路14の出力がORゲー ト15に入力され、ORゲート15の出力がリセット信号としてフリップフロップ12の リセット端子に供給される。

[0039]

最大オン期間制御回路14は、フリップフロップ12の反転出力を入力し、制御信号生 成回路1'から出力されるパルス信号の最大オン期間TMAXを設定し、制御信号生成回路 1, から出力されるパルス信号が立ち上がってから最大オン期間 TMAX が経過するとフリ ップフロップ12をリセットさせる信号を出力する。

[0040]

ORゲート15により、パルス制御回路13の出力と最大オン期間制御回路14の出力 との論理和がリセット信号としてフリップフロップ12のリセット端子に供給されるので 、制御信号生成回路1から出力されるパルス信号のオン期間Tonを最大オン期間Tmax以 下に制限することができる。

[0041]

制御信号生成回路1,の一構成例を図5に示す。なお、図5において図2と同一の部分 には同一の符号を付し詳細な説明を省略する。図5に示す制御信号生成回路1'が具備す る最大オン期間制御回路14は、第1基準電圧VREF1を出力する第1基準電圧源REF1 と、NPN形トランジスタQ7と、トランジスタQ7のエミッタ電流が流れる抵抗R6と 、第1基準電圧VREF1と抵抗R6の両端電圧との差を増幅してトランジスタQ7のベース に供給するアンプAMP2と、コンデンサC2と、PNP形トランジスタQ5及びQ6か ら成りトランジスタQ7のエミッタ電流と同一値または所定倍の充電電流をコンデンサC 2に供給するカレントミラー回路と、フリップフロップ12の反転出力に応じてコンデン サC2の充放電を切り替えるNMOSトランジスタQ8と、第2基準電圧VREF3を出力す る第2基準電圧源REF3と、第2基準電圧VREF3とコンデンサC2の両端電圧とを比較 して比較出力をORゲート15の一方の入力端子に供給する比較器COM2とによって構 成されている。

[0042]

最大オン期間制御回路14が上記構成であるので、最大オン期間制御回路14が設定す る最大オン期間 T_{MAX} は、下記に示す(3)式で表すことができる。ただし、 C_2 はコンデ ンサC2の静電容量を示し、R6は抵抗R6の抵抗値を示している。

$$T_{MAX} = \frac{V_{REF3}}{V_{REF1}} \times C_2 \times R_6 \quad \cdots \quad (3)$$



図1に示す本発明の第一実施形態に係るスイッチングレギュレータでは、入力電圧VIN が小さくなり、制御信号生成回路1から出力されるパルス信号の〇Nデューティが100 %に近づくと、ブートストラップ用コンデンサ6の充電時間が十分に確保できないために 動作が不安定になる恐れがあるが、上述した図4に示す本発明の第二実施形態に係るスイ ッチングレギュレータでは、制御信号生成回路 1'から出力されるパルス信号のオン期間 Tonを最大オン期間TMAX以下に制限することで、ブートストラップ用コンデンサ6の充 電時間を確保することができるので、制御信号生成回路 1'から出力されるパルス信号の ONデューティが100%付近での動作を安定化することができる。

[0044]

次に、本発明の第三実施形態について説明する。上述した図1に示すスイッチングレギ ユレータ或いは図4に示すスイッチングレギュレータでは、出力電圧Voのリップル電圧 Δ V がコイル 7 を流れる電流 I_L の変動幅 Δ I と出力コンデンサ 8 の等価直列抵抗(以下 、ESRという)との積になるので、出力コンデンサ8にESRの小さいコンデンサ(例 えばセラミックコンデンサ等)を用いた場合、図6に示すように出力電圧 Voのリップル 電圧 Δ V が小さくなり過ぎることがある。出力電圧 V 0 のリップル電圧 Δ V が小さくなる と、出力電圧 Voの傾きが小さくなり、比較器 10における切り替わり遅れ時間(出力電 圧Voが減少して基準電圧VREFと一致してから比較器10の出力がHighレベルに切り 替わる迄の時間)が大きくなるので、出力電圧Voのリップル電圧ΔVが小さくなり過ぎ ると動作が不安定になる。

[0045]

このような問題点を解消することができる本発明の第三実施形態に係るスイッチングレ ギュレータの構成を図7に示す。なお、図7において図4と同一の部分には同一の符号を 付し詳細な説明を省略する。

$[0\ 0\ 4\ 6]$

図7に示すスイッチングレギュレータは、図4に示すスイッチングレギュレータに抵抗 9を新たに設けた構成である。抵抗9の一端はコイル7と比較器10の反転入力端子との 接続点に接続され、抵抗9の他端は出力電圧Voを送出する端子と出力コンデンサ8との 接続点に接続される。このような構成によると、出力電圧 V_0 のリップル電圧 ΔV は、出 カコンデンサ8のESRと抵抗9の抵抗値との加算値にコイル7を流れる電流 ILの変動 幅 Δ I を乗算した値になるので、出力コンデンサ8にESRの小さいコンデンサ(例えば セラミックコンデンサ等) を用いた場合でも出力電圧 Vοのリップル電圧 Δ V を大きくし て、動作を安定化することができる。

[0047]

比較器10の反転入力端子に入力される電圧は、出力電圧Voに抵抗9の両端電圧を加 えたものになるが出力電圧Voと略同一である。このため、本出願ではこのような場合も 比較器10の反転入力端子に出力電圧Voが入力されているものとみなす。

[0048]


また、抵抗9にはスイッチングレギュレータの出力電流が流れるので、抵抗9を出力電 流検出用抵抗として用いることができる。

[0049]

なお、抵抗9の代わりに、一端がコイル7、比較器10の反転入力端子、及び出力電圧 V₀を送出する端子との接続点に接続され、他端が出力コンデンサ8に接続される抵抗を 設けても構わない。当該抵抗は抵抗9と異なり出力電流検出用抵抗として用いることがで きない。

[0050]

次に、本発明の第四実施形態について説明する。上述した本発明の第一実施形態に係る スイッチングレギュレータは、制御信号生成回路1から出力されるパルス信号のオン期間 T_{ON} が上述した(1)式を満たすように動作するので、出力電圧 V_{O} がドロップしたとき に出力電圧 Voが所定値に復帰するまでに時間がかかるという問題があった。また、出力



[0051]

このような問題点を解消することができる本発明の第四実施形態に係るスイッチングレ ギュレータの構成を図8に示す。なお、図8において図4と同一の部分には同一の符号を 付し詳細な説明を省略する。

[0052]

図8に示すスイッチングレギュレータは、図4に示すスイッチングレギュレータの制御 信号生成回路1,を制御信号生成回路100に置換した構成である。そして、制御信号生 成回路100は、制御信号生成回路1、にANDゲート16及び19と、ORゲート17 と、NOTゲート18及び21と、オフ期間制御回路20を追加した構成である。なお、 フリップフロップ12にはリセット優先のフリップフロップを用いる。

[0053]

比較器10の出力端子が、ANDゲート16の第1入力端子と、NOTゲート18を介 してANDゲート19の第1入力端子とに接続される。ANDゲート16の出力端子がフ リップフロップ12のセット端子及びORゲート17の第1入力端子に接続される。フリ ップフロップ12の出力端子がORゲート17の第2入力端子に接続され、ORゲート1 7の出力端子がドライバ論理回路2に接続される。

[0054]

また、フリップフロップ12の反転出力端子がパルス制御回路13の入力側及び最大オ ン期間制御回路14の入力側に接続される。パルス制御回路13の出力側がANDゲート 19の第2入力端子に接続され、ANDゲート19の出力端子がORゲート15の第1入 力端子に接続される。最大オン期間制御回路14の出力側がORゲート15の第2入力端 子に接続される。ORゲート15の出力端子15がフリップフロップ15のリセット端子 及びオフ期間制御回路20の入力側に接続される。そして、オフ期間制御回路20の出力 側が、NOTゲート21を介してANDゲート16の第2入力端子に接続される。

[0055]

通常動作時(出力電圧 V_0 がドロップしていないとき)において、制御信号生成回路 100は、図4に示すスイッチングレギュレータの制御信号生成回路1'と同様のパルス信 号を出力する。

[0056]

続いて、出力電圧 Voがドロップしたときの制御信号生成回路 100の動作について説 明する。出力電圧Voがドロップしているので、比較器10の出力はHighレベルにな り、ANDゲート19の出力はLowレベルになる。また、初期においては最大オン期間 が経過していないので、最大オン期間制御回路14の出力はLowレベルになる。これに より、ORゲート15の出力がLowレベルになり、NOTゲートの出力がHighレベ ルになるので、ANDゲートの出力がHighレベルになり、フリップフロップ12がセ ットされ、制御信号生成回路100から出力されるパルス信号が立ち上がる。

[0057]

その後、制御信号生成回路100から出力されるパルス信号が立ち上がってからオン期 間Tonが経過してパルス制御回路13の出力がHighレベルになってもANDゲート1 9の出力はLowレベルのままであるので、フリップフロップ12はリセットされない。 これにより、出力電圧Voが所定値に復帰するまでにかかる時間を短くすることができる

[0058]

そして、制御信号生成回路100から出力されるパルス信号が立ち上がってから最大オ ン期間TMAXが経過すると、最大オン期間制御回路14の出力はHighレベルになりそ の後すぐにLowレベルに戻る。これにより、ORゲート15の出力が一時的にHigh レベルになるので、フリップフロップ12がリセットされ、制御信号生成回路100から 出力されるパルス信号が立ち下がる。



オフ期間制御回路20は、ORゲート15の出力がHighレベルになってから最小オ フ期間TMINが経過するまでの間出力をHighレベルにする。これにより、制御信号生 成回路100から出力されるパルス信号が立ち上がってから最大オン期間TMAXが経過し た時点から最小オフ期間TMINが経過するまでは、ANDゲート16の出力がLowレベ ルになり、フリップフロップ12がセットされない。したがって、ブートストラップ用コ ンデンサ6の充電期間を確保することができる。

[0060]

次に、本発明の第五実施形態について説明する。上述した本発明の第三実施形態に係る スイッチングレギュレータは、出力コンデンサ8にESRの小さいコンデンサ(例えばセ ラミックコンデンサ等)を用いた場合でも動作を安定化することができるが、出力電圧V oのリップル電圧が大きくなるので、出力電圧 Voの安定性が悪化するという問題があった

[0061]

このような問題点を解消することができる本発明の第五実施形態に係るスイッチングレ ギュレータの構成を図9に示す。なお、図9において図7と同一の部分には同一の符号を 付し詳細な説明を省略する。

[0062]

図9に示すスイッチングレギュレータは、図7に示すスイッチングレギュレータの制御 信号生成回路1, を制御信号生成回路200に置換するとともに、抵抗9を取り除き、抵 抗22を追加した構成である。そして、制御信号生成回路200は、制御信号生成回路1 , の基準電圧源11を抵抗11a及び11bに置換した構成である。抵抗11a及び11 bから成る直列接続体の一端に定電圧Vcが印加され、抵抗11a及び11bから成る直 列接続体の他端がグランドに接続される。抵抗112と抵抗116の接続点に比較器10 の非反転入力端子が接続され、抵抗11aと抵抗11bの接続点電圧が基準電圧VREFと なる。また、抵抗11aと抵抗11bの接続点には抵抗22の一端も接続される。抵抗2 2の他端はNMOSトランジスタ4のゲートに接続される。

[0063]

図7に示す本発明の第三実施形態に係るスイッチングレギュレータの場合、出力電圧V 0、基準電圧 V_{REF} 、及びドライバ論理回路 2 から NMOS トランジスタ 4 のゲートに出力 されるパルス信号LGの波形は図10(a)に示すようになるので、出力電圧 V_0 のリッ プル電圧が大きくなければ、比較器10における比較動作が困難になり、動作が不安定に なる。

[0064]


一方、図9に示す本発明の第五実施形態に係るスイッチングレギュレータの場合、出力 電圧 V_0 、基準電圧 V_{REF} 、及びドライバ論理回路 2 から NMOS トランジスタ 4 のゲート に出力されるパルス信号LGの波形は図10(b)に示すようになるので、出力電圧Vo のリップル電圧が大きくなくても、比較器10における比較動作が容易であり、動作が安 定化する。したがって、図9に示す本発明の第五実施形態に係るスイッチングレギュレー タは、出力コンデンサ8にESRの小さいコンデンサ(例えばセラミックコンデンサ等) を用いた場合でも、出力電圧Voの安定性を悪化させずに動作を安定化することができる

[0065]

なお、図9に示すスイッチングレギュレータでは、抵抗22の他端をNMOSトランジ スタ4のゲートに接続したが、本発明はこれに限定されることはなく、例えば抵抗22の 他端をフリップフロップ12の反転出力端子に接続しても同様の効果を得ることができる 。また、コンデンサ23はノイズ除去を行うために設けている。

[0066]

次に、本発明の第五実施形態に係るスイッチングレギュレータと同様の効果を奏する本 発明の第六実施形態に係るスイッチングレギュレータについて説明する。本発明の第六実



[0067]

図11に示すスイッチングレギュレータは、図9に示すスイッチングレギュレータの制 御信号生成回路200を制御信号生成回路300に置換するとともに、抵抗22を取り除 いた構成である。そして、制御信号生成回路300は、制御信号生成回路200からコン デンサ23を取り除き抵抗24及び電流源25を新たに設けた構成である。抵抗11aと 抵抗11bの接続点に抵抗値がR24である抵抗24の一端が接続され、抵抗24の他端に 比較器10の非反転入力端子及び電流源25の一端が接続され、電流源25の他端がグラ ンドに接続され、抵抗24と電流源25の接続点電圧が基準電圧VREFとなる。電流源2 5は制御信号に応じた電流を出力する電流源であり、本実施形態ではドライバ論理回路 2 からNMOSトランジスタ3のゲートに出力されるパルス信号を電流源25の制御信号と して用いている。

[0068]

図11に示す本発明の第六実施形態に係るスイッチングレギュレータの場合、抵抗11 aと抵抗11bの接続点電圧 V_{11} 、ドライバ論理回路2からNMOSトランジスタ3のゲ ートに出力されるパルス信号HG、出力電圧Vo、電流源25の出力電流I25、及び基準 電圧 V_{REF} (= V_{11} - $R_{24} \times I_{25}$) の波形は図12に示すようになるので、出力電圧 V_0 の リップル電圧が大きくなくても、比較器10における比較動作が容易であり、動作が安定 化する。したがって、図11に示す本発明の第六実施形態に係るスイッチングレギュレー タは、出力コンデンサ8にESRの小さいコンデンサ(例えばセラミックコンデンサ等) を用いた場合でも、出力電圧Voの安定性を悪化させずに動作を安定化することができる

[0069]

なお、図11に示すスイッチングレギュレータでは、ドライバ論理回路2からNMOS トランジスタ3のゲートに出力されるパルス信号HGを電流源25の制御信号として用い ているが、本発明はこれに限定されることはなく、例えばフリップフロップ12の出力端 子から出力される信号を電流源25の制御信号として用いても同様の効果を得ることがで

[0070]

上述した第一実施形態~第六実施形態では、ブートストラップ方式のDC/DCコンバ ータを有するスイッチングレギュレータについて説明したが、当然の事ながら本発明は他 の構成のDC/DCコンバータを有するスイッチングレギュレータにも適用することがで きる。また、本発明では全ての実施例においてツェナーダイオード5及びコンデンサ6を 用いているが、昇圧電圧を得る方法としては、これに限定されるものではない。また、オ ン期間ToNに影響がないのであれば、比較器10にヒステリシス特性を持たせるようにし ても良い。

【図面の簡単な説明】

[0071]

【図1】は、本発明の第一実施形態に係るスイッチングレギュレータの構成を示す図 である。


【図2】は、図1のスイッチングレギュレータが具備する制御信号生成回路の一構成 例を示す図である。

【図3】は、図1に示すスイッチングレギュレータ及び図2に示す制御信号生成回路 の各部電圧又は電流のタイムチャートである。

【図4】は、本発明の第二実施形態に係るスイッチングレギュレータの構成を示す図 である。

【図5】は、図4のスイッチングレギュレータが具備するパルス制御回路の一構成例 を示す図である。


【図6】は、図1又は図4のスイッチングレギュレータにおいて出力コンデンサにE




- 【図7】は、本発明の第三実施形態に係るスイッチングレギュレータの構成を示す図である。
- 【図8】は、本発明の第四実施形態に係るスイッチングレギュレータの構成を示す図である。
- 【図9】は、本発明の第五実施形態に係るスイッチングレギュレータの構成を示す図である。
- 【図10】は、図7又は図9のスイッチングレギュレータの各部電圧波形を示す図である。
- 【図11】は、本発明の第六実施形態に係るスイッチングレギュレータの構成を示す図である。
- 【図12】は、図11のスイッチングレギュレータの各部電圧波形を示す図である。 【符号の説明】


[0072]

- 10 12
- 1、1'、100、200、300 制御信号生成回路
- 2 ドライバ論理回路
- 3,4 NMOS
- 5 ツェナーダイオード
- 6 コンデンサ
- 7 コイル
- 8 出力コンデンサ
- 9、24 抵抗
- 10 比較器
- 11 基準電圧源
- 11a、11b、22 抵抗
- 12 フリップフロップ
- 13 パルス制御回路
- 14 最大オン期間制御回路
- 15、17 ORゲート
- 16、19 ANDゲート
- 18、21 NOTゲート
- 20 オフ期間制御回路
- 2 5 電流源







【図2】








【図4】






【図5】




【図6】






【図7】




【図8】







【図9】




【図10】








【図11】



【図12】





【書類名】要約書

【要約】

【課題】 高速動作が可能なスイッチングレギュレータを提供する。

【選択図】 図1



特願2005-063821

出願人履歴情報

識別番号

[000116024]

1. 変更年月日 [変更理由] 住 所

氏 名

1. 変更年月日 1990年 8月22日

新規登録

京都府京都市右京区西院溝崎町21番地

ローム株式会社